

## 高性能・高破壊耐量第7世代パワーチップ技術


7th Generation Power Chip Technologies of High Performance with Wide Safe Operating Area

Kenji Suzuki, Fumihito Masuoka, Shoichi Kuga

### 要旨

現在のSiパワーデバイスの中核を担っているパワーチップは、IGBT(Insulated Gate Bipolar Transistor)とダイオードである。地球環境問題への関心が高まる中で、太陽光・風力等の新エネルギー発電用途や、ハイブリッド・電気自動車等のエコカー向けに、市場が拡大している。三菱電機は、製品の省エネルギー性能向上につながる定常損失及びスイッチング損失の低減を実現するため、平面型IGBT、トレンチ型IGBT、電荷蓄積型IGBT(CSTBT(Carrier Stored Trench-gate Bipolar Transistor)), セル構造微細化第6世代IGBT, 及び薄ウェーハダイオード等の各種のパワーチップを開発してきた。今回、更に高性能で高破壊耐量の第7世代パワーチップを開発した。

耐圧600V級第7世代IGBTは、当社として初めて極薄ウェーハ化プロセス技術を適用し、第6世代IGBTに比べ、性能指数FOM(Figure Of Merit)で1.8倍の高い性能を実現した。また、MOS(Metal Oxide Semiconductor)構造を最適化することで破壊耐量を改善した。第7世代ダイオードには、新しい裏面拡散層形成技術を開発し、RFC(Relaxed Field of Cathode)効果が得られる裏面構造を適用した。これによって、snap-off(電圧跳ね上がり)とそれに誘発される発振が抑制できる高リカバリ-SOA(Safe Operating Area)性能を可能にし、前世代品よりも薄ウェーハ化することでFOM値2.7倍となる高性能ダイオードを実現した。これら第7世代パワーチップを各耐圧級の製品に順次展開する。



### 第7世代IGBTとダイオードの構造と特長

第7世代IGBTは、極薄ウェーハ化プロセスを用いたLPT(Light Punch-Through)構造による低損失化と、MOS構造の最適化による破壊耐量改善が特長である。また、第7世代ダイオードにはRFC効果を適用し、裏面拡散層形成技術を用いたカソード部のp+/n+層による発振現象の抑制と、カソード部p+/n+層によるオン状態でのキャリアプロファイルの最適化を特長としている。

## 1. ま え が き

パワーモジュールに搭載されているIGBT、ダイオードの性能向上がパワーエレクトロニクスの発展には不可欠である。当社では、1980年代後半からIGBTでは、プロセスの微細化やCSTBT<sup>(1)</sup>などの低損失IGBT構造を開発してきた。また、ダイオードでは薄ウェーハ化やカソードプロファイルの最適化等による性能向上を行ってきた。

本稿では、更なる性能改善と高い破壊耐量を持つ極薄ウェーハ方式を適用した第7世代IGBTとRFC効果を適用した第7世代ダイオードの開発について述べる。

## 2. 第7世代IGBT

### 2.1 IGBTの性能向上<sup>(2)</sup>

第1～第3世代IGBTは平面型で、セル構造を微細化することで特性の向上を図ってきた。第4世代からはトレンチ型を採用し、平面型IGBTのセル間に発生するJFET (Junction Field Effect Transistor) 抵抗成分をなくすことで、劇的な損失低減を実現した。また第5世代からは、チャンネルドープ層の下に電荷蓄積層(CS層)を設け、ポテンシャル障壁を発生させる、当社独自のCSTBT構造を採用した。これによって、オン状態でエミッタ側により多くのキャリアを残存させることができ、オン電圧の低減を実現した。第6世代ではトレンチゲートを狭ピッチ化し、キャリア蓄積効果を更に高め性能を上げるとともに、CS層を高エネルギー注入で形成することで、しきい値電圧のばらつき低減も実現した。

IGBTの性能はしばしば性能指数FOMで議論される。FOMはチップサイズを決める主要素であるコレクタ電流密度 $J_c$  (A/cm<sup>2</sup>)、定常損失を決めるコレクタ-エミッタ間飽和電圧(オン電圧) $V_{CE(sat)}$  (V)、ターンオフ損失 $E_{off}$  (mJ/A)の値を用いて式(1)で示される数値である。

$$FOM = \frac{J_c}{V_{CE(sat)} \times E_{off}} \dots\dots\dots(1)$$

耐圧1,200V級のIGBTの場合、第1世代IGBTのFOMを1にした場合、第6世代IGBTでは10以上になり、飛躍的な性能向上を実現している。

また、高温動作や高破壊耐量等の高い信頼性を実現するために、MOS構造だけでなく、終端構造や裏面構造にも改良を積み重ね、製品としての性能要求に应运ってきた。

### 2.2 第7世代IGBTの構造の特徴<sup>(3)</sup>

図1に第6世代IGBTと第7世代IGBTの断面図を示す。耐圧600V級の第7世代IGBTは、極薄ウェーハ化プロセスを用いたLPT(Light Punch-Through)構造を適用することで、オン電圧とターンオフ損失のトレードオフ性能を改善した。同時に表面のn+エミッタ層とp+層の面積比率を変更し、MOS構造を最適化することで、飽和電流を抑

え、製品に必要な破壊耐量を確保できるようにした。

### 2.3 第7世代IGBTの電気特性

図2に、耐圧600V級の第6世代IGBTと第7世代IGBTの出力特性を示す。第7世代IGBTでは、LPT構造を採用しp+コレクタ層とn+バッファ層を低濃度に設計したことによって、第6世代IGBTよりもビルトイン電圧を低く抑えることが可能となっている。定格電流密度付近の500A/cm<sup>2</sup>で見えた場合、第7世代IGBTは第6世代IGBTに比べて、オン電圧が0.1V以上改善されており、損失性能が優れている。また、第7世代IGBTではオン電圧とターンオフ損失のトレードオフを裏面コレクタ注入量で調整しており、クロスポイントが低く並列動作に適している。電子線照射などのライフタイム制御プロセスが不要で、Si内部に余分なトラップ準位を形成することがなくなるため、電気特性の長期安定性に優れ、高温・大電流での動作に適している。

次に、図3に第6世代IGBT及び第7世代IGBTのターンオフ波形を示す。いずれも定格600V/10Aのチップを用いており、測定条件は、コレクタ-エミッタ間電圧 $V_{CE} = 300V$ ,




図1. 第6世代IGBTと第7世代IGBTの断面図




図2. 第6世代IGBTと第7世代IGBTの出力特性




図3. 第6世代IGBTと第7世代IGBTのターンオフ波形




図4. 第7世代IGBTのSCSOA波形

ゲート-エミッタ間電圧 $V_{GE}=15V/0V$ 、コレクタ電流 $I_c=10A$ 、温度 $T_j=125^\circ C$ である。第7世代IGBTは第6世代IGBTに比べてテール電流が少なくなっており、ターンオフ損失を約34%低減している。これは、LPT構造のため、オン状態でのコレクタ側からのキャリアの注入を必要最小限に抑制できているからである。さらに、裏面コレクタ注入量を最適化し、第6世代IGBTと同様に、ターンオフ時の波形の発振も抑制させている。


図4に第7世代IGBTのSCSOA (Short Circuit Safe Operating Area) の波形を示す。MOS構造を極薄ウェーハでのLPT構造に最適なパターンに変更し、飽和電流の適正化及びラッチアップ耐量を向上させた。その結果、 $V_{CE}=400V$ 、 $V_{GE}=15V/0V$ 、 $T_j=125^\circ C$ の条件で、パルス幅が $2.5\mu s$ まで非破壊となり、製品要求を満足できる高耐量性を確保した。

このように、第7世代IGBTは、第6世代IGBTと同等以上の破壊耐量を確保しつつ、対第6世代比でFOMが1.8倍の優れた性能を実現した。

### 3. 第7世代ダイオード

#### 3.1 ダイオードの性能向上<sup>(4)</sup>

従来型ダイオードでは、薄ウェーハ化プロセスの適用、



(a) 従来型ダイオード (b) 第7世代ダイオード

図5. 従来型ダイオードと第7世代ダイオードの断面図

及びカソードプロファイルの最適化を行うことで、順方向電圧降下 $V_F$ を低減してきた<sup>(5)</sup>。ダイオードもIGBTと同様に、低 $V_F$ 化にはウェーハの薄厚化が有効であるが、リカバリー時のsnap-offに対する余裕度を削ることになり、素子破壊のリスクが高くなってしまふ。これを回避するためには、カソード側のキャリアを制御して、リカバリー時のsnap-offを抑制することがキーポイントの一つである。そこで、今回薄ウェーハ化プロセスと裏面パターンニングプロセスを組み合わせた裏面拡散層形成技術を適用することによって、高性能第7世代ダイオードを開発した。

図5に従来型ダイオードと第7世代ダイオードの断面図を示す。第7世代ダイオードは、カソード側に部分的にp+層を持つ構造となっており、高電圧( $V_{CC}$ )、高インダクタンス( $L_s$ )、低電流密度( $J_A$ )、高 $di/dt$ といった、snap-off及びそれに続く発振現象を引き起こしやすい厳しいリカバリー条件下でも、電子と正孔をカソード側に滞留させることができる。これによって、カソード側の電界を緩和し、発振現象の抑制が可能となる。

#### 3.2 第7世代(RFC)ダイオードの電気特性

図6に耐圧1,200V級の従来型ダイオードと第7世代ダイオードの出力特性を示す。第7世代ダイオードは、カソード側のキャリア注入効率を下げ、室温と高温での出力特性の電流値のクロスポイントを低く抑えた。つまり、定格電流付近で高温になれば電流が抑制される傾向となることから、並列動作に適するというメリットが得られている。

従来型ダイオードと第7世代ダイオードのリカバリー波形を図7に示す。両者とも定格1,200V/10Aのチップを用いて、発振現象が発生しやすい高電圧、低電流、常温の測定条件 $V_{AK}=800V$ 、 $I_A=0.6A$ 、 $T_j=25^\circ C$ で実施した。従来型ダイオードはテール電流の急激な遮断と同時に高い電圧ピークが発生(snap-off)しているが、第7世代ダイオードでは電圧サージはほとんど見られず、優れた $V_{snap-off}$ 抑制効果が得られている。このときのピーク電圧を $V_{snap-off}$ と定義し、リカバリー時の印加電圧 $V_{cc}$ を上昇させて、限界特性




図6. 従来型ダイオードと第7世代ダイオードの出力特性




図8. 発振現象が発生しやすいリカバリ条件下での従来型ダイオードと第7世代ダイオードの $V_{cc}$ と $V_{snap-off}$ の相関




図7. 発振現象が発生しやすい条件下での従来型ダイオードと第7世代ダイオードのリカバリ波形

を評価した結果を図8に示す。従来型ダイオードの $V_{snap-off}$ は $V_{cc}$ に対して大きく依存し、 $V_{cc}=800V$ で $V_{snap-off}$ が定格耐圧値を超え、 $V_{cc}=900V$ 以上ではチップが破壊した。一方の第7世代ダイオードは $V_{cc}$ が高いほど $V_{snap-off}$ の抑制効果が現れ、 $V_{cc}=1,000V$ でもリカバリ動作ができ素子破壊しない、高い耐量性能が得られている。その結果、発振抑制効果を維持させながら、対第6世代比でウェーハ厚を約21%薄くすることが可能となり、オン電圧とリカバリ損失を低減させることができた。

ダイオードに関する性能指数FOMは、式(1)のコレクタ電流密度 $J_c$  (A/cm<sup>2</sup>)をアノード電流密度 $J_A$  (A/cm<sup>2</sup>)、定常損失を決めるコレクター-エミッタ間飽和電圧 $V_{CE(sat)}$  (V)を125°Cの順方向電圧降下 $V_F$  (V)、ターンオフ損失 $E_{off}$  (mJ/A)を125°Cのリカバリ損失 $E_{rr}$  (mJ/A)で読み替えて定義できる。FOMで比較すると、第7世代ダイオードは従来ダイオードに比べて2.7倍という大幅な性能向上を達成している。

このように、第7世代ダイオードは発振を抑制しながら、ウェーハを薄くすることが可能となり、従来型ダイオードと比べてオン電圧とリカバリ損失のトレードオフを大幅に改善し、低損失化を実現した。

#### 4. むすび

極薄ウェーハ化プロセス技術、裏面拡散層形成技術等の新規技術を適用することによって、高性能・高破壊耐量を持つ第7世代IGBT及び第7世代ダイオードを開発した。現在、極薄ウェーハ化プロセス技術を耐圧600Vから1,200V級のIGBT・ダイオードに展開するための開発を行っている。また、6,500V級を含むすべての耐圧級のダイオードに第7世代技術を適用予定である。今後も、高性能・高品質なSiパワーチップを市場に送り出していく。

#### 参考文献

- (1) Takahashi, H., et al.: Carrier Stored Trench-Gate Bipolar Transistor (CSTBT) - A Novel Power Device for High Voltage Application, ISPSD1996, 349~352 (1996)
- (2) Sato, K., et al.: New chip design technology for next generation power module, Proceedings of PCIM 2008, 673~678 (2008)
- (3) Haraguchi, Y., et al.: 600V LPT-CSTBT™ on advanced thin wafer technology, ISPSD2011, 68~71 (2011)
- (4) Masuoka, F., et al.: Great Impact of RFC Technology on Fast Recovery Diode towards 600V for Low Loss and High Dynamic Ruggedness, ISPSD2012, 373~376 (2012)
- (5) 高橋徹雄, ほか: 新型パワーモジュール用第6世代IGBTと薄ウェーハダイオード, 三菱電機技報, **84**, No4, 224~227 (2010)