電子デバイス

印刷用ページへ

SiCパワー半導体素子

独自の構造で電力損失を低減。
パワーエレクトロニクス機器の高信頼性と省エネに貢献します。

概要

開発したSiC-MOSFETの断面構造

パワー半導体モジュールに搭載される素子として、電流を高速に遮断する保護回路無しで使用でき、電力損失が世界最小※1のSiC ※2パワー半導体素子(SiC-MOSFET ※3)を開発しました。

独自の構造により素子のオン抵抗を40%、電力損失を20%以上改善。世界最小の電力損失を実現しました。パワーエレクトロニクス機器の高信頼性と省エネの実現に貢献します。

技術ポイント

SiCパワー半導体素子の課題と開発のねらい

開発のねらい

パワーエレクトロニクス機器では、さらなる高効率・小型化が求められており、キーパーツであるパワー半導体モジュールの素子にSiC-MOSFETを採用し、電力損失の低減を実現しています。

搭載機器で短絡が発生した場合、パワー半導体素子に大きな電流が流れて破壊につながるため、この電流を短時間で遮断する必要があります。特にSiCはSiと比較して素子の抵抗が低いため、短絡時に発生する電流が大きくなり、パワー半導体素子が破壊されるまでの時間(短絡許容時間)が短くなります。そのため、電流をより高速に遮断する保護回路を用いる対策などが不可欠です。
またSiC-MOSFETでは、短絡許容時間とオン抵抗はトレードオフの関係にあるため、短絡許容時間を長くするためには、素子抵抗もしくはチップサイズを増加する必要がありました。

当開発では、低抵抗を維持しつつ、短絡発生時の電流を抑制できる素子の実現を目指しました。


独自構造により、短絡許容時間を改善

開発構造における短絡許容時間の改善

SiC-MOSFETのソース領域を複数に分け、ソース抵抗制御領域を形成する独自構造を開発しました。これにより、同一オン抵抗素子の比較において、短絡発生時に素子破壊につながる過剰な短絡電流が抑制されるため、短絡許容時間を長くすることができます。

パワーエレクトロニクス機器では、短絡許容時間が長いほど短絡保護回路設計への制約が少なくなり、高い信頼性を得られやすくなります。

新開発の素子は、様々な耐圧のSiC-MOSFETに適用でき、すでに技術が確立済みのSiパワー半導体で使用されている短絡保護回路を活用することで、短絡時の安全な保護動作が可能です。

電力の低損失化を実現

室温時のオン抵抗低減効果 開発素子の効果

新開発の素子は、短絡許容時間とオン抵抗のトレードオフ関係を改善し、短絡許容時間を長くすることができます。

Siパワー半導体で用いられている一般的な短絡許容時間の比較では、Siパワー半導体比で60%程度、従来構造のSiC-MOSFET比で約40%のオン抵抗低減となり、20%以上電力の低損失化を実現できます。

今後、素子の信頼性とモジュールとしての評価を含め、実用化を目指した開発を進めます。

  • ※1短絡許容時間8マイクロ秒以上の1200V耐圧パワー半導体において。2017年9月22日現在、当社調べ。
  • ※2Silicon Carbide(炭化ケイ素)
  • ※3Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化膜半導体電界効果トランジスター

このページを共有

研究開発・技術
カテゴリ内情報