MELSEC-L フレキシブル高速I/O制御ユニット LD40PD01 仕様
性能仕様
| 入力点数 | ||
| 出力点数 | 差動出力時 | |
| DC出力 | ||
| 割込み点数 | ||
| 入力応答時間 | ||
| 出力応答時間 | ||
| パルス入力速度 | 差動入力時 | |
| DC入力 | ||
| パルス出力速度 | 差動出力時 | |
| DC出力 | ||
| 主なハードウェアロジックの処理時間 | ||
| 外部配線接続方式 | ||
| 適合コネクタ | ||
| 入出力占有点数 | ||
| DC5V内部消費電流 | ||
| 外形寸法 | 高さ(H) | |
| 幅(W) | ||
| 奥行き(D) | ||
| 質量 | ||
| 基本ブロック | ||
| 外部入力ブロック | 論理選択 | |
| フィルタ時間 | ||
| 初期状態選択 | ||
| Yデバイス端子 | ||
| OUT端子 | ||
| パラレルエンコーダブロック | 入力データタイプ | |
| データ長 | ||
| SSIエンコーダブロック | 入力データタイプ | |
| データ長 | ||
| 多機能カウンタブロック | 端子 | |
| 入力信号イベント検出ブロック | ||
| ラッチイベント検出ブロック | ||
| カウンタタイマブロック | 型式 | |
| 内部クロック | ||
| 計数範囲 | ||
| コンペアブロック | コンペア値 | |
| コンペアモード | ||
| パターンジェネレータブロック | 出力パターン点数 | |
| カムスイッチブロック | 更新周期 | |
| ステップ数 | ||
| セット/リセットブロック | ||
| 論理演算ブロック | 論理演算種別 | |
| 外部出力ブロック | 論理選択 | |
| ディレイ時間 | ||
| エラー時出力モード | ||
| SIデバイス端子 | ||
| 基本ブロックの組合せで実現できる主な機能 | ||
| パルスカウント | カウント入力信号 | 相 |
| 計数速度切換設定 | 1逓倍時 | |
| 2逓倍時 | ||
| 4逓倍時 | ||
| 計数範囲 | ||
| 型式 | ||
| 最小カウントパルス幅（デューティ比50％） | 1相入力（1逓倍／2逓倍），CW/CCW | |
| 2相入力（1逓倍／2逓倍／4逓倍） | ||
| 一致検出 | 比較範囲 | |
| 比較方法 | ||
| 割込み | ||
| カムスイッチ | ステップ数 | |
| 高精度なパルス出力 | ||
| PWM出力 | 出力周波数範囲 | |
| デューティ比 | ||
| 比率設定 | 比率設定範囲 | |
| パルス測定 | 測定項目 | |
| 測定分解能 | ||
| 電気的インタフェース変換 | ||
12点（DC5V/24V/差動共用） |
6点 |
8点（DC5～24V，0.1A／点） |
8点 |
1µs以下 |
1µs以下 |
最大8M pulse/s（2MHz） |
最大200k pulse/s（200kHz） |
最大8M pulse/s（2MHz） |
最大200k pulse/s（200kHz） |
論理演算：最小87.5ns，一致出力：最小137.5ns，カムスイッチ：最小262.5ns |
40ピンコネクタ×2 |
A6CON1，A6CON2，A6CON4（別売） |
32点（I/O割付：インテリ 32点） |
0.66A |
90mm |
45mm |
95mm |
0.18kg |
反転，非反転 |
汎用入力：0µs，10µs，50µs，0.1ms，0.2ms，0.4ms，0.6ms，1ms，5ms パルス入力：10k pulse/s，100k pulse/s，200k pulse/s，500k pulse/s，1000k pulse/s，2000k pulse/s，4000k pulse/s，8000k pulse/s |
Low，High |
汎用指令0～汎用指令F(Y10～Y1F)のON/OFF状態を信号として出力 |
外部出力ブロックより出力される信号と同じ信号を出力 |
純2進，グレイコード，BCD |
1bit～12bit |
純2進，グレイコード |
1bit～32bit |
入力端子，ラッチ入力端子，イベント入力端子，出力端子，イベント出力端子，カムスイッチ出力端子，パターンジェネレータ出力端子 |
立上り／立下り／Low／Highの組合せ |
立上り，立下り |
加算方式，減算方式，リニアカウンタモード，リングカウンタモード，加算モード，プリセットカウンタ機能，ラッチカウンタ機能，内部クロック機能 |
25ns，50ns，0.1µs，1µs，10µs，100µs，1ms |
32ビット符号付きバイナリ（-2147483648～2147483647） 32ビット符号無しバイナリ（0～4294967295） 16ビット符号付きバイナリ（-32768～32767） 16ビット符号無しバイナリ（0～65535） |
計数範囲と同等 |
16ビットカウンタ：=，>，<，≥，≤，<> 32ビットカウンタ：=，>，<，≥，≤，<> |
8192点 |
0.1µs |
最大16ステップ |
Set端子に入力した信号をトリガにして，High固定信号を出力 Reset端子に入力した信号をトリガにして，Low固定信号を出力 |
AND，OR，XOR |
反転，非反転 |
なし，12.5ns×(1～64)，25ns×(1～64)，50ns×(1～64)，0.1µs×(1～64)，1µs×(1～64)，10µs×(1～64)，100µs×(1～64)，1ms×(1～64) |
OFF，ON，HOLD |
CPUユニットへの割込み |
1相入力（1逓倍／2逓倍），2相入力（1逓倍／2逓倍／4逓倍），CW/CCW |
差動入力時：10k pulse/s／100k pulse/s／200k pulse/s／500k pulse/s／1M pulse/s／2M pulse/s DC入力時：10k pulse/s／100k pulse/s／200k pulse/s |
差動時：10k pulse/s／100k pulse/s／200k pulse/s／500k pulse/s／1M pulse/s／2M pulse/s／4M pulse/s DC時：10k pulse/s／100k pulse/s／200k pulse/s |
差動時：10k pulse/s／100k pulse/s／200k pulse/s／500k pulse/s／1M pulse/s／2M pulse/s／4M pulse/s／8M pulse/s DC時：10k pulse/s／100k pulse/s／200k pulse/s |
カウンタタイマブロックと同等 |
加算方式，減算方式，リニアカウンタモード，リングカウンタモード，加算モード，プリセットカウンタ機能，ラッチカウンタ機能 |
差動入力時：0.5µs（ON/OFF各0.25µs） DC入力時：5µs（ON/OFF各2.5µs） |
差動入力時：0.5µs（ON/OFF各0.25µs） DC入力時：20µs（ON/OFF各10µs） |
32ビット符号付きバイナリ，32ビット符号無しバイナリ，16ビット符号付きバイナリ，16ビット符号無しバイナリ |
設定値＜カウント値，設定値＝カウント値，設定値＞カウント値 |
一致検出割込み機能あり |
最大16ステップ／1ブロック |
トリガ入力を起点に最小25ns単位でON/OFFタイミングの調整が可能 |
差動時：最大2MHz DC時：最大200kHz |
周期時間およびON時間を最小25ns単位で設定可能 |
出力パルス数＝(1～2147483647)／(1～2147483647)×入力パルス数 |
パルス幅（ON幅／OFF幅／立上り～立上り／立下り～立下り） |
25ns |
DC24V／DC5V／差動 |
一般仕様
| 一般仕様 |
CPUユニットまたはリモートヘッドユニットの一般仕様を参照してください。 |