ニュースリリース

掲載のデータは発表当時のものです。価格・仕様について変更する場合もございます。

2019年9月30日
開発No.1930

パワーエレクトロニクス機器のさらなる省エネ化・小型化に貢献

独自の電界緩和構造を採用したトレンチ型SiC-MOSFETを開発

印刷用ページへ

 三菱電機株式会社は、1500V以上の耐圧性能と世界最高レベル※1の素子抵抗率1cm2あたり1.84mΩ(ミリオーム)を両立するパワー半導体素子として、独自の電界緩和構造を採用したトレンチ型※2SiC※3 -MOSFET※4を開発しました。
 本パワー半導体素子をパワー半導体モジュールに搭載することで、パワーエレクトロニクス機器のさらなる省エネ化や小型化に貢献します。
 なお、本開発成果の詳細は、「ICSCRM※5 2019(9月29日~10月4日、於:国立京都国際会館)」で本日(9月30日)発表します。

  • ※12019年9月30日現在、当社調べ。耐圧性能1500V以上の素子において
  • ※2電圧をかけ電流の流れを制御する「ゲート電極」を半導体基板に溝(トレンチ)の形で埋め込んだ構造
  • ※3Silicon Carbide:炭化ケイ素
  • ※4Metal Oxide Semiconductor Field Effect Transistor:金属酸化膜半導体電界効果トランジスタ
  • ※5International Conference on Silicon Carbide and Related Materials
図1 従来のプレーナー型SiC-MOSFETの断面構造図(左)と開発したトレンチ型SiC-MOSFETの断面構造図(右)

図1 従来のプレーナー型SiC-MOSFETの断面構造図(左)と開発したトレンチ型SiC-MOSFETの断面構造図(右)

開発の特長

  1. 独自の電界緩和構造により、素子の信頼性を確保
    • 独自の電界緩和構造により、トレンチ構造で、1500V以上の耐圧性能を保持しながら、電界強度を従来のプレーナー型構造並みに抑制し、素子の信頼性を確保
    • 斜め方向からアルミニウムを注入することにより形成された側面接地部にて電界緩和層とソース電極を電気的に接続し、高速スイッチング動作を実現
  2. 局所的な高濃度層形成により、世界最高レベルの低抵抗化を実現
    • 斜め方向から窒素を高濃度に注入することにより、より通電しやすい高濃度層を局所的に形成して電流経路の抵抗を低減
    • 素子抵抗率を半減※6し、世界最高レベルの1cm2あたり1.84mΩ(ミリオーム)を実現
    • 発熱の抑制により、パワーエレクトロニクス機器の省エネ化・小型化に貢献
    • ※6当社のプレーナー型SiC-MOSFETとの室温での比較において

今後の展開

 パワー半導体素子のさらなる特性向上を図るとともに、長期信頼性評価を進め、2021年度以降の実用化を目指します。

お問い合わせ先
三菱電機株式会社 先端技術総合研究所

FAX: (06)6497-7289

PDF形式のデータをご覧いただくには、アドビシステムズ社のAcrobat Reader(無料配布)が必要です。導入されていない方は左のアイコンをクリックして、Adobe Systemsのホームページからダウンロードしてください。なお、ダウンロード及びインストールに関するお問い合わせは、アドビシステムズまでお願いいたします。

文字サイズ変更