


< DIIPM >

PSF15SG1G6

トランスファーマールド形

絶縁形

[外形]



標準端子

[主回路構成及び定格]

- DC 入力, 三相 AC 出カインバータ, N 側 3 相出力
- 600V, 15A (SiC-MOSFET 内蔵)
- 制限抵抗付きブートストラップダイオード内蔵
- N 側 MOSFET オープンソース

[用途]

AC100~240Vrms(DC 400V 以下)系インバータ装置


[端子形状]

端子形状	形名
標準	PSF15SG1G6
短尺	PSF15SG1G6-S

[内蔵機能]

- P 側 MOSFET 用: 駆動回路, 高圧レベルシフト回路, 制御電源電圧低下 (UV) 保護回路 (エラー出力なし)
- N 側 MOSFET 用: 駆動回路, 制御電源電圧低下 (UV) 保護回路, 短絡電流 (SC) 保護回路 (外付けシャント抵抗による), 過熱 (OT) 保護回路
- エラー出力 : N 側 MOSFET 用 SC 保護回路動作時, UV 保護回路動作時及び OT 保護動作時 Fo 出力
- 温度出力 : N 側駆動用 IC 部の温度をアナログ信号で出力
- 入力インタフェース: 3V, 5V 系対応 (ハイアクティブ)
- UL 認証済み: UL1557 File E323585

[内部回路]



< DIIPIM >
PSF15SG1G6
トランスファーマールド形
絶縁形

最大定格 (指定のない場合は $T_{ch} = 25^{\circ}\text{C}$)

インバータ部

記 号	項 目	条 件	定 格 値	単位
V_{DD}	電源電圧	P-NU,NV,NW 端子間 (平滑コンデンサ間)	450	V
$V_{DD}(\text{surge})$	電源電圧 (サージ)	P-NU,NV,NW 端子間	500	V
V_{DSS}	ドレイン・ソース間電圧		600	V
$\pm I_D$	ドレイン電流	$T_C = 25^{\circ}\text{C}$ (注 1)	15	A
$\pm I_{DP}$	ドレイン電流 (ピーク)	$T_C = 25^{\circ}\text{C}$, 1ms 以下	30	A
T_{ch}	動作チャネル温度	(注 2)	-30~+150	$^{\circ}\text{C}$

(注 1) パルス幅および周期はチャネル温度で制限されます。
(注 2) DIIPIM 内蔵パワーチップ自身の最大瞬間チャネル温度は $150^{\circ}\text{C} (@T_c \leq 115^{\circ}\text{C})$ ですが、安全動作させるための平均動作チャネル温度は $T_{ch} \leq 125^{\circ}\text{C} (@T_c \leq 115^{\circ}\text{C})$ と規定します。


制御(保護)部

記 号	項 目	条 件	定 格 値	単位
V_D	制御電源電圧	$V_{P1}-V_{NC}$, $V_{N1}-V_{NC}$ 端子間	20	V
V_{DB}	制御電源電圧	$V_{UFB}-V_{UFS}$, $V_{VFB}-V_{VFS}$, $V_{WFB}-V_{WFS}$ 端子間	20	V
V_{IN}	入力電圧	U_P , V_P , W_P , U_N , V_N , W_N-V_{NC} 端子間に対応	$-0.5 \sim V_D + 0.5$	V
V_{FO}	エラー出力印加電圧	F_O-V_{NC} 端子間	$-0.5 \sim V_D + 0.5$	V
I_{FO}	エラー出力電流	F_O 端子のシンク電流値	1	mA
V_{SC}	電流検出入力電圧	$C_{IN}-V_{NC}$ 端子間	$-0.5 \sim V_D + 0.5$	V

全システム

記 号	項 目	条 件	定 格 値	単位
$V_{DD}(\text{PROT})$	電源電圧自己保護範囲 (短絡)	$V_D = 13.5 \sim 16.5\text{V}$, インバータ部 $T_{ch} = 125^{\circ}\text{C}$ スタート, 非繰り返し, $2\mu\text{s}$ 以内	400	V
T_C	動作モジュール温度	(注 3)	-30~+115	$^{\circ}\text{C}$
T_{stg}	保存温度		-40~+125	$^{\circ}\text{C}$
V_{iso}	絶縁耐圧	正弦波 60Hz, 1 分間, 全端子共通 - 放熱フィン(外部)間	2000	V_{rms}

注 3. T_C の測定点



熱抵抗

記 号	項 目	条 件	規 格 値			単位
			最小	標準	最大	
$R_{th(ch-c)Q}$	チャネル・ケース間熱抵抗	インバータ MOSFET (1/6 モジュール) (注 4)	-	-	4.0	K/W

注 4. DIIPIM と放熱フィンとの接触面には、熱伝導のよいグリースを $100 \sim 200\mu\text{m}$ 程度、均一になるように塗布の上、規定の締め付けトルクにて締め付けることを規定します。(またグリースは使用動作温度範囲内で変質せず、経年変化のないものとします。)ただし、製品放熱面-フィン間の熱抵抗は、締め付けた状態におけるグリースの厚さ、グリースの熱伝導率等により異なります。目安として、グリース厚 $20\mu\text{m}$ 、グリースの熱伝導率 $1.0\text{W/m}\cdot\text{K}$ の場合の製品放熱面-フィン間熱抵抗値 (1/6 モジュール) は 0.4K/W となります。

< DIIPIM >
PSF15SG1G6
トランスファーマールド形
絶縁形

電気的特性 (指定のない場合は $T_{ch} = 25^{\circ}\text{C}$)

インバータ部

記 号	項 目	条 件	規 格 値			単位
			最小	標準	最大	
$V_{DS(on)}$	ドレイン・ソース間オン電圧	$V_D=V_{DB}=15\text{V}$, $V_{IN}=5\text{V}$, $I_D=15\text{A}$	-	1.30	2.15	V
$V_{SD(off)}$	ソース・ドレイン間電圧	$V_D=V_{DB}=15\text{V}$, $V_{IN}=0\text{V}$, $-I_D=15\text{A}$	-	4.00	5.00	
t_{on}	スイッチング時間	$V_{DD}=300\text{V}$, $V_D=V_{DB}=15\text{V}$ $I_D=15\text{A}$, $V_{IN}=0\leftrightarrow 5\text{V}$, 誘導負荷(上-下アーム)	0.45	0.75	1.10	μs
$t_{c(on)}$			-	0.15	0.30	
t_{off}			-	0.70	1.05	
$t_{c(off)}$			-	0.05	0.15	
t_{rr}			-	0.15	-	
I_{DSS}	ドレイン・ソース間遮断電流	$V_{DS}=V_{DSS}$	-	-	1	mA

制御(保護)部

記 号	項 目	条 件	規 格 値			単位
			最小	標準	最大	
I_D	回路電流	$V_{P1}-V_{NC}$, $V_{N1}-V_{NC}$ の総和	$V_D=15\text{V}$, $V_{IN}=0\text{V}$	-	-	3.10
			$V_D=15\text{V}$, $V_{IN}=5\text{V}$	-	-	4.20
I_{DB}		$V_{UFB}-U$, $V_{VFB}-V$, $V_{WFB}-W$	$V_D=V_{DB}=15\text{V}$, $V_{IN}=0\text{V}$	-	-	0.10
			$V_D=V_{DB}=15\text{V}$, $V_{IN}=5\text{V}$	-	-	0.10
$V_{SC(ref)}$	短絡保護トリップレベル	$V_D=15\text{V}$ (注 5)	0.455	0.480	0.505	V
UV_{DBt}	制御電源電圧低下保護	トリップレベル	9.0	10.0	12.0	V
UV_{DBr}		リセットレベル	9.0	10.0	12.0	
UV_{Dt}		トリップレベル	10.3	-	12.5	
UV_{Dr}		リセットレベル	10.8	-	13.0	
V_{OT}	アナログ温度出力	LVIC 温度=95°C, プルダウン $R=5.1\text{k}\Omega$ (注 6)	2.76	2.89	3.03	V
OT_t	過熱保護 (注 7)	$V_D=15\text{V}$, LVIC 温度検出	トリップレベル	115	130	145
OT_{rh}			リセット温度ヒステリシス幅	-	10	-
V_{FOH}	エラー出力電圧	$V_{SC}=0\text{V}$, $F_o=10\text{k}\Omega$ 5V プルアップ	4.9	-	-	V
V_{FOL}		$V_{SC}=1\text{V}$, $I_{F_o} = 1\text{mA}$	-	-	0.95	
I_{IN}	入力電流	$V_{IN}=5\text{V}$	0.70	1.00	1.50	mA
t_{FO}	エラー出力パルス幅	(注 8)	20	-	-	μs
$V_{th(on)}$	入力オンしきい電圧	U_P , V_P , W_P , U_N , V_N , W_N-V_{NC} 端子間	-	1.70	2.35	V
$V_{th(off)}$	入力オフしきい電圧		0.70	1.30	-	
$V_{th(hys)}$	入力しきい値 ヒステリシス電圧		0.25	0.40	-	
V_F	ブートストラップ Di 順電圧降下	$I_F=10\text{mA}$, 内部抵抗 R の電圧降下を含む (注 9)	0.9	1.3	1.7	V
R	ブートストラップ Di 内部制限抵抗		48	60	72	Ω

注 5. 短絡保護は下アームのみ動作します。また、保護電流値は定格の 1.7 倍以下になるように外部抵抗を選定してください。

6. LVIC 温度- V_{OT} 出力特性を図 3 に示します。なお LVIC 温度=95°C 以外の min. および max. 特性は設計値です。

7. 過熱保護(OT)は LVIC の温度が OT トリップ温度に達すると F_o を出力すると共に、下アームの MOSFET の出力を遮断します。また、製品に取付けた放熱フィンが緩んだり外れたりした状態で OT 保護遮断した場合は、パワーチップの接合温度が最大瞬時接合温度 150°C を超えている場合がありますので、製品を交換してください。(放熱フィンを締付け直して DIIPIM を再利用しないでください。)

8. エラー出力は、短絡保護・N 側 (V_D) 制御電源電圧保護・過熱保護時に出力します。エラー出力パルス幅 t_{FO} はそれぞれの保護モードで異なります。SC 保護の場合 t_{FO} は規定値(最小値=20 μs)となりますが、UV 保護や OT 保護の場合、UV 状態や OT 状態が解消されるまで F_o 出力されます。(最小出力時間は、20 μs となります。)

9. ブートストラップ Di の特性を図 2 に示します。






図 2. ブートストラップ Di V_F - I_F 特性(制限抵抗による電圧降下含む) (右図は拡大図)

図 3. LVIC 温度-V_{OT} 出力特性図 4. V_{OT} 出力回路

- (1) N 側駆動用 IC 部の温度をアナログ信号で出力いたします。
- (2) 室温より低い温度時において、出力の線形性が必要な場合、 $V_{OT}-V_{NC}$ (=コントローラ GND)間に 5k Ω (推奨:5.1k Ω)のプルダウン抵抗の設置を推奨いたします。プルダウン抵抗を設置される場合は、 V_{OT} 出力電圧+抵抗値程度の電流が、LVIC の消費電流として常時余分に流れることになります。過熱保護のためだけに本出力を使用し、室温以下の出力が不要な場合、プルダウン抵抗は接続不要です。
- (3) V_{OT} 出力は温度が上昇した際にマイコンの電源電圧を超える可能性があります。3.3V 低電圧マイコンなどを使用される場合は、マイコンなどの保護のため、 V_{OT} 出力をマイコンなどの電源(例 3.3V)の間にクランプダイオードの設置を推奨いたします。
- (4) V_{OT} 出力を未使用の場合は、本出力端子は、NC(ノーコネクション)としてください。
 V_{OT} 出力の使用方法につきましては、本製品のアプリケーションノートもご参照ください。


< DIIPM >
PSF15SG1G6
トランスファーマールド形
絶縁形

機械的定格及び特性

項 目	条 件	参考規格	規 格 値			単位
			最小	標準	最小	
締付けトルク	取り付けネジ (M3) (注 10)	JEITA-ED-4701 402 方法 II	0.59	0.69	0.78	N・m
端子強度引張り	荷重 制御端子: 5N パワー端子: 10N	JEITA-ED-4701 401 方法 I	10	-	-	s
端子強度曲げ	荷重 制御端子: 2.5N パワー端子: 5N 上記荷重にて 90 度曲げ	JEITA-ED-4701 401 方法 III	2	-	-	回
質量		-	-	5.5	-	g
放熱面平面度	(注 11)	-	-30	-	+80	μm

注 10. 取り付けネジには平座金(推奨; JIS B1256)を使用してください。

11. 放熱面平面度測定位置を以下に示します。



推奨使用条件


記 号	項 目	条 件	規 格 値			単位
			最小	標準	最大	
V_{DD}	電源電圧	P-NU, NV, NW 端子間	0	300	400	V
V_D	制御電源電圧	$V_{P1}-V_{NC}$, $V_{N1}-V_{NC}$ 端子間	13.5	15.0	16.5	V
V_{DB}	制御電源電圧	$V_{UFB}-V_{UFS}$, $V_{VFB}-V_{VFS}$, $V_{WFB}-V_{WFS}$ 端子間	13.0	15.0	18.5	V
ΔV_D , ΔV_{DB}	制御電源電圧変動率		-1	-	+1	V/μs
t_{dead}	上下アーム休止時間	各アーム段入力に対応	1.0	-	-	μs
f_{PWM}	PWM 制御入力信号	$T_C \leq 115^\circ\text{C}$, $T_{ch} \leq 125^\circ\text{C}$	-	-	20	kHz
V_{NC}	V_{NC} 端子電圧	$V_{NC}-NU, NV, NW$ 端子間の電位差, サージ電圧含む	-5	-	+5	V
PWIN(on)	許容最小入力パルス幅	(注 12)	0.7	-	-	μs
PWIN(off)			0.7	-	-	
T_{ch}	チャネル温度		-20	-	125	°C

注 12. PWIN(on), PWIN(off) 以下のパルス幅の入力信号には出力が反応しないことがあります。


図 5. 保護動作シーケンス

[A] SC 動作シーケンス (N 側のみ) …… 外付けシャント抵抗, RC 時定数回路による保護

- a1. 正常動作=MOSFET オン=出力電流あり
- a2. 過電流検出(SCトリガ) …… RC 時定数は, 2 μ s 以内に遮断するように最適遮断時間を設定 (1.5~2.0 μ s 以下推奨)
- a3. N 側全相の MOSFET ゲートをハード遮断
- a4. N 側全相の MOSFET がオフ
- a5. Fo 出力 …… Fo 出力時間:min. 20 μ s
- a6. 入力 “L”=オフ
- a7. Fo 出力終了。入力 “H”途中でも次のオン信号(L→H)が入力されるまで, MOSFET はオフ状態。
(各相への入力で相ごとに通常状態に復帰します)
- a8. 正常動作= MOSFET オン=出力電流あり


[B] 制御電源電圧低下保護動作シーケンス (N 側, UV_D)

- b1. 制御電源電圧立上り …… UV_{Dr} にて次のオン信号(L→H)入力より動作開始 (各相への入力で相ごとに通常状態に復帰します)
- b2. 正常動作= MOSFET オン=出力電流あり
- b3. 制御電源電圧低下 (UV_{Dr})
- b4. N 側全相の MOSFET オフ …… 制御入力の状態に関らずオフ
- b5. F_o 動作開始 (min. 20 μ s 以上, 制御電源電圧が復帰するまでの間 F_o 出力)
- b6. 制御電源電圧復帰 (UV_{Dr})
- b7. 正常動作= MOSFET オン=出力電流あり



[C] 制御電源電圧低下保護動作シーケンス(P 側, UV_{DB})

- c1. 制御電源電圧立上り…… UV_{DBr} にて次のオン信号(L→H)入力より動作開始
- c2. 正常動作= MOSFET オン=出力電流あり
- c3. 制御電源電圧低下(UV_{DBt})
- c4. 該当相の MOSFET のみオフ……制御入力に関らずオフ, F_o 出力はなし
- c5. 制御電源電圧復帰(UV_{DBr})
- c6. 正常動作= MOSFET オン=出力電流あり

[D] 過熱保護動作シーケンス(N 側のみ)

- d1. 正常動作= MOSFET オン=出力電流あり
- d2. LVIC 温度上昇
- d3. N側全相の MOSFET オフ……制御入力の状態に関らずオフ
- d4. F_o 動作開始 (min. 20 μ s 以上, LVIC 温度が低下するまでの間 F_o 出力)
- d5. LVIC 温度低下 (OT_t - OT_{th})
- d6. 次のオン信号(L→H)入力より正常動作開始 (各相への入力で相ごとに通常状態に復帰します)





図 6. 外部応用回路例



- (1) 制御側電源GNDとパワー側GNDの配線を共通のベタ配線で配線すると大電流が流れるパワーGNDの変動の影響を受け誤動作の可能性がありますので、制御側電源GNDとパワー側GNDの配線は分けて配線し、N1点(シャント抵抗の端子部)にて一点接続としてください。
- (2) 制御電源端子部へ印加されたサージ電圧の吸収用にツェナダイオードD1(ツェナ電圧24V, 許容損失1W程度)を制御電源端子近傍への接続することを推奨します。
- (3) サージ電圧による過電圧破壊を防止するために、平滑コンデンサとP, N1端子間の配線はできるだけ短くしてください。またP-N1端子間に0.1 μ ~0.22 μ F程度のスナバコンデンサC3を挿入してください。
- (4) 短絡(SC)保護機能の誤動作防止用RCフィルタのR1, C4には温度補償用などバラツキの小さいものを推奨します。(CIN端子近傍への設置を推奨) また、短絡時に2 μ s以下で遮断できるように、フィルタ時定数は、設定(1.5~2 μ s推奨)してください。遮断時間は、配線パターンによって変わりますので実システムにて十分評価してください。
- (5) A, B, Cの配線はMOSFETの動作に大きな影響をあたえるため、配線はできるだけ短く配線してください。
- (6) 短絡保護の誤動作防止のため、CIN端子への配線はシャント抵抗端子部直近のD点で分岐し、できるだけ短くしてください。また、NU, NV, NW端子相互の接続は端子近傍で実施してください。
- (7) 各コンデンサはDIPIPMの端子近傍に設置してください。C1は、温度特性、周波数特性が優れた電解コンデンサ、C2は0.01 μ ~2 μ Fでノイズ除去用の温度、周波数、DCバイアス特性に優れたセラミックコンデンサ(B, R特性などを推奨。)を推奨します。
- (8) 入力信号はハイアクティブです。IC内部で3.3k Ω (min)の抵抗でプルダウンしています。誤動作防止のため、入力信号配線はできるだけ短く配線してください。誤動作防止のためRCフィルタを挿入する場合は、入力のしきい値電圧を満足するように設定してください。
- (9) 専用HVICを採用しているため、MCUに直接接続することができます。(電気的絶縁にはなりません)
- (10) F_O端子はオープンドレインです。I_{F0}=1mA以下となるような抵抗値で制御電源(5V, 15V)にプルアップしてご使用ください。I_{F0}=プルアップ電源電圧/プルアップ抵抗値で概算できます。5Vにプルアップする場合、5k Ω 以上を推奨します(10k Ω 推奨)。
- (11) V_{NC}端子は2ヶ所有りますが、内部で接続されていますので、外部では、どちらか一方のみ接続し他方はオープン状態で使用してください。
- (12) 制御ICの電源ラインに高周波の急峻なノイズが重畳されると、ICの誤動作が起きてF_Oを出力し、停止することがあります。制御電源ラインのノイズは、dV/dt \leq 1V/ μ s, Vripples \leq 2Vp-pとなるように電源回路を設計してください。
- (13) DIPIPMでは、各相あるいは、個体間で並列接続して同一負荷を駆動するような使用方法は、推奨いたしません。

入力の RC カップリング(図中破線部)は、応用システムに使われる PWM 制御入力方式、入力配線パターンにより変わります。DIIPIIM 入力信号部は IC 内部で 3.3k Ω (min)の抵抗ブルダウンを行っています。入力信号ラインに抵抗を挿入される場合は、DIIPIIM の入力しきい値を満足する設定として下さい。

Figure 10 consists of two circuit diagrams for connecting a DIPIPM (Dual In-line Power Integrated Module) to a load.

Left Diagram (Single-Wire Connection):

- The DIPIPM has three input terminals labeled NU, NV, and NW, which are connected to a common V_{NC} supply.
- The output terminal N1 is connected to a load (represented by a resistor) and then to a GND point.
- A note indicates: "配線インダクタンスは、10nH 以下としてください。" (Wiring inductance should be 10nH or less).
- A bracket specifies the wiring: "〔幅 3mm の銅パターンで長さ 17mm〕" (Copper pattern with width 3mm and length 17mm).
- A note points to the GND connection: "V_{NC} からの GND 配線は シヤント抵抗直近に 接続ください。" (GND wiring from V_{NC} should be connected as close as possible to the shunt resistor).

Right Diagram (Three-Wire Connection):

- The DIPIPM has three input terminals labeled NU, NV, and NW, which are connected to a common V_{NC} supply.
- The output terminal N1 is connected to a load (represented by a resistor) and then to a GND point.
- A note indicates: "各相の配線インダクタンスは、10nH 以下としてください。" (Wiring inductance for each phase should be 10nH or less).
- A bracket specifies the wiring: "〔幅 3mm の銅パターンで長さ 17mm〕" (Copper pattern with width 3mm and length 17mm).
- A note points to the GND connection: "V_{NC} からの GND 配線は シヤント抵抗直近に 接続ください。" (GND wiring from V_{NC} should be connected as close as possible to the shunt resistor).

- (1) 短絡保護の誤動作防止用RCフィルタ($R_f C_f$)の時定数は、短絡時に $2\mu\text{s}$ 以下で遮断できるように設定してください。(1.5~ $2\mu\text{s}$ 推奨)
遮断時間は、配線パターン、コンパレータの反応速度などにも依存します。
- (2) しきい値電圧 V_{ref} は、DIPIPMの短絡トリップ電圧 $V_{sc}(\text{ref})$ の規格値と同じにすることを推奨します。(typ.0.48V)
- (3) シャント抵抗値は、短絡保護トリップ電流値が規定の最大値(定格の2.0倍)以下となるように設定してください。
- (4) 誤動作防止のため、A、B、Cの配線は、可能な限り短くしてください。
- (5) コンパレータへの入力の配線は、シャント抵抗の端子部直近(D点)で分岐してください。
- (6) OR 出力の High レベル(保護時出力)は、CIN 端子の短絡トリップ電圧の最大値である 0.505V 以上となるように設定してください。
- (7) コンパレータ、 V_{ref} 生成回路の GND および C_f は、パワーGND 配線ではなく制御 GND 配線に接続してください。

図 10.(参考図) PCB スルーホールパターン

PSF15SG1G6 の推奨スルーホール位置と径のレイアウトを示します。

[単位: mm]






図 11. 外形図

[単位:mm]

[PSF15SG1G6: 標準端子]



[PSF15SG1G6-S: 短尺端子]



*) 12,19 ピンの VNC(制御電源 GND 端子)は、内部で接続されていますのでどちらか一方のみ使用して、他方はオープン状態でご使用ください。

特記事項

本資料に記載されている情報は、いかなる場合でも、条件、特性及び品質を保証するものではありません。弊社半導体製品は必ず本資料に記載された最大定格の範囲内でご使用いただき、また、適用される法令による要求、規範及び基準をお客様が遵守することを前提としております。

なお、弊社の権限を有する者が署名した書面による明示の承諾がある場合を除き、人身事故を招くおそれのある用途に弊社半導体製品を使用することはできません。

パワー半導体製品は、長期の信頼性（パワーサイクルやサーマルサイクル等）について寿命を有していることや、特殊環境下（結露、高湿度、高粉塵、高塩分、高地、有機物・腐食性ガス・爆発性ガスが多い環境、端子部等への過度な応力等）での使用により、故障が発生したり、誤動作したりする場合がありますので、十分ご注意ください。また、技術的要件によっては弊社半導体製品に環境規制物質等が含まれる可能性があります。詳細確認を要する場合には、最寄りの弊社営業所、あるいは代理店までお問い合わせください。

本資料の内容・データは、専門技術・教育を受けられた技術者を対象としています。弊社半導体製品のお客様用途への適合性及び適合性に関する弊社製品データの完全性については、お客様の技術部門の責任にて評価・判断してください。なお、貴社製品への適用検討にあたって、弊社半導体製品単体で評価するだけでなく、システム全体で十分に評価し、適用可否をご判断ください。必要に応じ、電源と半導体製品の間に適切な容量のヒューズまたはブレーカーを取り付けて二次破壊を防ぐなど、安全設計に十分ご注意ください。関連するアプリケーションノート・技術資料も合わせてご参照ください。

安全設計に関するお願い

弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご注意ください。

本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切な三菱半導体製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について三菱電機または、第三者に帰属する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、三菱電機は責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、三菱電機は、予告なしに、本資料に記載した製品または仕様を変更することがあります。三菱半導体製品のご購入にあたりましては、事前に三菱電機または代理店へ最新の情報をご確認頂きますとともに、三菱電機半導体情報ホームページ (www.MitsubishiElectric.co.jp/semiconductors/) などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、三菱電機はその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。三菱電機は、適用可否に対する責任を負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、三菱電機または代理店へご照会ください。
- 半導体・デバイスサイトに含まれる製品や技術をお客様が他の国へ提供する場合は、日本およびその他の国の輸出管理規制等を遵守する必要があります。また、日本、その他の仕向け地における輸出管理規則に抵触する迂回行為や再輸出は禁止します。
- 本資料の一部または全部の転載、複製については、文書による三菱電機の事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたら三菱電機または代理店までご照会ください。